Campagne de collecte 15 septembre 2024 – 1 octobre 2024
C'est quoi, la collecte de fonds?
recherche de livres
livres
Campagne de collecte:
26.4% pourcents atteints
S'identifier
S'identifier
les utilisateurs autorisés sont disponibles :
recommandations personnelles
Telegram bot
historique de téléchargement
envoyer par courrier électronique ou Kindle
gestion des listes de livres
sauvegarder dans mes Favoris
Personnel
Requêtes de livres
Recherche
Z-Recommend
Les sélections de livres
Les plus populaires
Catégories
La participation
Faire un don
Téléchargements
Litera Library
Faire un don de livres papier
Ajouter des livres papier
Search paper books
Mon LITERA Point
La recherche des mots clé
Main
La recherche des mots clé
search
1
Nanometer Frequency Synthesis Beyond the Phase-Locked Loop
Wiley-IEEE Press
Liming Xiu(auth.)
frequency
clock
adder
signal
freq
output
flying
circuit
period
flying
jitter
pll
values
average
mhz
cycle
vco
synthesis
ghz
input
integer
synthesizer
δk
chip
accumulator
analog
figure
frequencies
edge
cycles
noise
divider
voltage
range
xiu
spectrum
architecture
shown
inputs
operation
waveform
speed
shows
timing
converter
mismatch
rate
processing
fvco
signals
Année:
2012
Langue:
english
Fichier:
PDF, 4.00 MB
Vos balises:
0
/
0
english, 2012
2
VCO-Based Quantizers Using Frequency-to-Digital and Time-to-Digital Converters
Springer-Verlag New York
Samantha Yoder
,
Mohammed Ismail
,
Waleed Khalil
vco
quantizer
tdc
fdc
noise
frequency
output
jitter
veriloga
architecture
snr
signal
shown
clock
sampling
analysis
fvco
quantizers
ðnþ
ðtþ
input
nonlinearity
theoretical
voltage
buff
simulated
tuning
shaping
adc
ðn
circuit
modeling
analog
vmid
converter
derived
error
nonidealities
10log10
delay
period
pulse
quantization
yvco
mhz
modeled
distortion
parameters
circuits
filter
Année:
2011
Langue:
english
Fichier:
PDF, 937 KB
Vos balises:
0
/
0
english, 2011
3
H:\2440datasheet\s3c2440a_7clock&power.doc
zhuqinpu
钟
控
pll
频
hclk
flck
extclk
fclk
xtipll
pclk
upll
clock
mpll
唤
锁
耗
辑
逻
s3c2440a
admin
datasheet
embeddedlinux.org.cn
forum
usb
www.embeddedlinux.org.cn
箱
48mhz
mhz
描
clkdivn
clkslow
减
uclk
稳
eint
gpio
hdivn
滤
camdivn
idle
mpllcon
reset
sdram
vco
软
12.0000mhz
clkcon
misccr
rtc
slow_bit
Année:
2008
Fichier:
PDF, 317 KB
Vos balises:
0
/
0
2008
4
Mediatek Hardware Platform Training
Mediatek
频
射
控
硬
dbm
测
gsm
ldo
滤
2.8v
rxlev
adc
afc
范
钟
拟
mt6305
dcs
transceiver
锁
usb
串
池
26mhz
3.3v
lcd
mtk
pcs
屏
辑
键
limit
nvram
pll
ramp
slope
tcxo
插
逻
1.8v
2db
flash
fvco
rfvco
rfvcoen
vco
vctcxo
储
减
匹
Langue:
chinese
Fichier:
PDF, 827 KB
Vos balises:
0
/
0
chinese
1
Suivez
ce lien
ou recherchez le bot "@BotFather" sur Telegram
2
Envoyer la commande /newbot
3
Entrez un nom pour votre bot
4
Spécifiez le nom d'utilisateur pour le bot
5
Copier le dernier message de BotFather et le coller ici
×
×